Fitter report for projetoSomadorBCD_2digitosDisplay
Thu Oct 15 17:33:49 2009
Quartus II Version 8.0 Build 215 05/29/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Input Pins
  6. Output Pins
  7. All Package Pins
  8. Global & Other Fast Signals
  9. Non-Global High Fan-Out Signals
 10. LAB
 11. Local Routing Interconnect
 12. LAB External Interconnect
 13. Row Interconnect
 14. LAB Column Interconnect
 15. LAB Column Interconnect
 16. Fitter Resource Usage Summary
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pin-Out File
 20. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Thu Oct 15 17:33:49 2009    ;
; Quartus II Version    ; 8.0 Build 215 05/29/2008 SJ Full Version ;
; Revision Name         ; projetoSomadorBCD_2digitosDisplay        ;
; Top-level Entity Name ; projetoSomadorBCD_2digitosDisplay        ;
; Family                ; FLEX10K                                  ;
; Device                ; EPF10K20RC240-4                          ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 39 / 1,152 ( 3 % )                       ;
; Total pins            ; 30 / 189 ( 16 % )                        ;
; Total memory bits     ; 0 / 12,288 ( 0 % )                       ;
+-----------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K20RC240-4    ;                    ;
; Fitter Effort                                              ; Standard Fit       ; Auto Fit           ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                            ;
+-------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name  ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+-------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; AU[3] ; 147   ;  D  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BU[3] ; 148   ;  D  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BU[2] ; 151   ;  D  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; AU[2] ; 35    ;  D  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BU[1] ; 149   ;  D  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; AU[1] ; 144   ;  D  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BU[0] ; 212   ; --  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; AU[0] ; 210   ; --  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; AD[3] ; 14    ;  B  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BD[3] ; 13    ;  B  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BD[2] ; 20    ;  B  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; AD[2] ; 17    ;  B  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BD[1] ; 90    ; --  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; AD[1] ; 92    ; --  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BD[0] ; 211   ; --  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; AD[0] ; 91    ; --  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+-------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                             ;
+-------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name        ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+-------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; DisplayU[6] ; 33    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DisplayU[5] ; 146   ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DisplayU[4] ; 31    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DisplayU[3] ; 36    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DisplayU[2] ; 38    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DisplayU[1] ; 39    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DisplayU[0] ; 34    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DsiplayD[6] ; 166   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DsiplayD[5] ; 18    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DsiplayD[4] ; 168   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DsiplayD[3] ; 167   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DsiplayD[2] ; 164   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DsiplayD[1] ; 162   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DsiplayD[0] ; 161   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+-------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+------------------------------------+
; All Package Pins                   ;
+-------+-------------+--------------+
; Pin # ; Usage       ; I/O Standard ;
+-------+-------------+--------------+
; 1     ; #TCK        ;              ;
; 2     ; ^CONF_DONE  ;              ;
; 3     ; ^nCEO       ;              ;
; 4     ; #TDO        ;              ;
; 5     ; VCC_INT     ;              ;
; 6     ; GND*        ;              ;
; 7     ; GND*        ;              ;
; 8     ; GND*        ;              ;
; 9     ; GND*        ;              ;
; 10    ; GND_INT     ;              ;
; 11    ; GND*        ;              ;
; 12    ; GND*        ;              ;
; 13    ; BD[3]       ; TTL          ;
; 14    ; AD[3]       ; TTL          ;
; 15    ; GND*        ;              ;
; 16    ; VCC_INT     ;              ;
; 17    ; AD[2]       ; TTL          ;
; 18    ; DsiplayD[5] ; TTL          ;
; 19    ; GND*        ;              ;
; 20    ; BD[2]       ; TTL          ;
; 21    ; GND*        ;              ;
; 22    ; GND_INT     ;              ;
; 23    ; GND*        ;              ;
; 24    ; GND*        ;              ;
; 25    ; GND*        ;              ;
; 26    ; GND*        ;              ;
; 27    ; VCC_INT     ;              ;
; 28    ; GND*        ;              ;
; 29    ; GND*        ;              ;
; 30    ; GND*        ;              ;
; 31    ; DisplayU[4] ; TTL          ;
; 32    ; GND_INT     ;              ;
; 33    ; DisplayU[6] ; TTL          ;
; 34    ; DisplayU[0] ; TTL          ;
; 35    ; AU[2]       ; TTL          ;
; 36    ; DisplayU[3] ; TTL          ;
; 37    ; VCC_INT     ;              ;
; 38    ; DisplayU[2] ; TTL          ;
; 39    ; DisplayU[1] ; TTL          ;
; 40    ; GND*        ;              ;
; 41    ; GND*        ;              ;
; 42    ; GND_INT     ;              ;
; 43    ; GND*        ;              ;
; 44    ; GND*        ;              ;
; 45    ; GND*        ;              ;
; 46    ; GND*        ;              ;
; 47    ; VCC_INT     ;              ;
; 48    ; GND*        ;              ;
; 49    ; GND*        ;              ;
; 50    ; GND*        ;              ;
; 51    ; GND*        ;              ;
; 52    ; GND_INT     ;              ;
; 53    ; GND*        ;              ;
; 54    ; GND*        ;              ;
; 55    ; GND*        ;              ;
; 56    ; GND*        ;              ;
; 57    ; VCC_INT     ;              ;
; 58    ; #TMS        ;              ;
; 59    ; #TRST       ;              ;
; 60    ; ^nSTATUS    ;              ;
; 61    ; GND*        ;              ;
; 62    ; GND*        ;              ;
; 63    ; GND*        ;              ;
; 64    ; GND*        ;              ;
; 65    ; GND*        ;              ;
; 66    ; GND*        ;              ;
; 67    ; GND*        ;              ;
; 68    ; GND*        ;              ;
; 69    ; GND_INT     ;              ;
; 70    ; GND*        ;              ;
; 71    ; GND*        ;              ;
; 72    ; GND*        ;              ;
; 73    ; GND*        ;              ;
; 74    ; GND*        ;              ;
; 75    ; GND*        ;              ;
; 76    ; GND*        ;              ;
; 77    ; VCC_INT     ;              ;
; 78    ; GND*        ;              ;
; 79    ; GND*        ;              ;
; 80    ; GND*        ;              ;
; 81    ; GND*        ;              ;
; 82    ; GND*        ;              ;
; 83    ; GND*        ;              ;
; 84    ; GND*        ;              ;
; 85    ; GND_INT     ;              ;
; 86    ; GND*        ;              ;
; 87    ; GND*        ;              ;
; 88    ; GND*        ;              ;
; 89    ; VCC_INT     ;              ;
; 90    ; BD[1]       ; TTL          ;
; 91    ; AD[0]       ; TTL          ;
; 92    ; AD[1]       ; TTL          ;
; 93    ; GND_INT     ;              ;
; 94    ; GND*        ;              ;
; 95    ; GND*        ;              ;
; 96    ; VCC_INT     ;              ;
; 97    ; GND*        ;              ;
; 98    ; GND*        ;              ;
; 99    ; GND*        ;              ;
; 100   ; GND*        ;              ;
; 101   ; GND*        ;              ;
; 102   ; GND*        ;              ;
; 103   ; GND*        ;              ;
; 104   ; GND_INT     ;              ;
; 105   ; GND*        ;              ;
; 106   ; GND*        ;              ;
; 107   ; GND*        ;              ;
; 108   ; GND*        ;              ;
; 109   ; GND*        ;              ;
; 110   ; GND*        ;              ;
; 111   ; GND*        ;              ;
; 112   ; VCC_INT     ;              ;
; 113   ; GND*        ;              ;
; 114   ; GND*        ;              ;
; 115   ; GND*        ;              ;
; 116   ; GND*        ;              ;
; 117   ; GND*        ;              ;
; 118   ; GND*        ;              ;
; 119   ; GND*        ;              ;
; 120   ; GND*        ;              ;
; 121   ; ^nCONFIG    ;              ;
; 122   ; VCC_INT     ;              ;
; 123   ; ^MSEL1      ;              ;
; 124   ; ^MSEL0      ;              ;
; 125   ; GND_INT     ;              ;
; 126   ; GND*        ;              ;
; 127   ; GND*        ;              ;
; 128   ; GND*        ;              ;
; 129   ; GND*        ;              ;
; 130   ; VCC_INT     ;              ;
; 131   ; GND*        ;              ;
; 132   ; GND*        ;              ;
; 133   ; GND*        ;              ;
; 134   ; GND*        ;              ;
; 135   ; GND_INT     ;              ;
; 136   ; GND*        ;              ;
; 137   ; GND*        ;              ;
; 138   ; GND*        ;              ;
; 139   ; GND*        ;              ;
; 140   ; VCC_INT     ;              ;
; 141   ; GND*        ;              ;
; 142   ; GND*        ;              ;
; 143   ; GND*        ;              ;
; 144   ; AU[1]       ; TTL          ;
; 145   ; GND_INT     ;              ;
; 146   ; DisplayU[5] ; TTL          ;
; 147   ; AU[3]       ; TTL          ;
; 148   ; BU[3]       ; TTL          ;
; 149   ; BU[1]       ; TTL          ;
; 150   ; VCC_INT     ;              ;
; 151   ; BU[2]       ; TTL          ;
; 152   ; GND*        ;              ;
; 153   ; GND*        ;              ;
; 154   ; GND*        ;              ;
; 155   ; GND_INT     ;              ;
; 156   ; GND*        ;              ;
; 157   ; GND*        ;              ;
; 158   ; GND*        ;              ;
; 159   ; GND*        ;              ;
; 160   ; VCC_INT     ;              ;
; 161   ; DsiplayD[0] ; TTL          ;
; 162   ; DsiplayD[1] ; TTL          ;
; 163   ; GND*        ;              ;
; 164   ; DsiplayD[2] ; TTL          ;
; 165   ; GND_INT     ;              ;
; 166   ; DsiplayD[6] ; TTL          ;
; 167   ; DsiplayD[3] ; TTL          ;
; 168   ; DsiplayD[4] ; TTL          ;
; 169   ; GND*        ;              ;
; 170   ; VCC_INT     ;              ;
; 171   ; GND*        ;              ;
; 172   ; GND*        ;              ;
; 173   ; GND*        ;              ;
; 174   ; GND*        ;              ;
; 175   ; GND*        ;              ;
; 176   ; GND_INT     ;              ;
; 177   ; #TDI        ;              ;
; 178   ; ^nCE        ;              ;
; 179   ; ^DCLK       ;              ;
; 180   ; ^DATA0      ;              ;
; 181   ; GND*        ;              ;
; 182   ; GND*        ;              ;
; 183   ; GND*        ;              ;
; 184   ; GND*        ;              ;
; 185   ; GND*        ;              ;
; 186   ; GND*        ;              ;
; 187   ; GND*        ;              ;
; 188   ; GND*        ;              ;
; 189   ; VCC_INT     ;              ;
; 190   ; GND*        ;              ;
; 191   ; GND*        ;              ;
; 192   ; GND*        ;              ;
; 193   ; GND*        ;              ;
; 194   ; GND*        ;              ;
; 195   ; GND*        ;              ;
; 196   ; GND*        ;              ;
; 197   ; GND_INT     ;              ;
; 198   ; GND*        ;              ;
; 199   ; GND*        ;              ;
; 200   ; GND*        ;              ;
; 201   ; GND*        ;              ;
; 202   ; GND*        ;              ;
; 203   ; GND*        ;              ;
; 204   ; GND*        ;              ;
; 205   ; VCC_INT     ;              ;
; 206   ; GND*        ;              ;
; 207   ; GND*        ;              ;
; 208   ; GND*        ;              ;
; 209   ; GND*        ;              ;
; 210   ; AU[0]       ; TTL          ;
; 211   ; BD[0]       ; TTL          ;
; 212   ; BU[0]       ; TTL          ;
; 213   ; GND*        ;              ;
; 214   ; GND*        ;              ;
; 215   ; GND*        ;              ;
; 216   ; GND_INT     ;              ;
; 217   ; GND*        ;              ;
; 218   ; GND*        ;              ;
; 219   ; GND*        ;              ;
; 220   ; GND*        ;              ;
; 221   ; GND*        ;              ;
; 222   ; GND*        ;              ;
; 223   ; GND*        ;              ;
; 224   ; VCC_INT     ;              ;
; 225   ; GND*        ;              ;
; 226   ; GND*        ;              ;
; 227   ; GND*        ;              ;
; 228   ; GND*        ;              ;
; 229   ; GND*        ;              ;
; 230   ; GND*        ;              ;
; 231   ; GND*        ;              ;
; 232   ; GND_INT     ;              ;
; 233   ; GND*        ;              ;
; 234   ; GND*        ;              ;
; 235   ; GND*        ;              ;
; 236   ; GND*        ;              ;
; 237   ; GND*        ;              ;
; 238   ; GND*        ;              ;
; 239   ; GND*        ;              ;
; 240   ; GND*        ;              ;
+-------+-------------+--------------+


+----------------------------------+
; Global & Other Fast Signals      ;
+-------+-------+---------+--------+
; Name  ; Pin # ; Fan-Out ; Global ;
+-------+-------+---------+--------+
; BU[0] ; 212   ; 4       ; no     ;
; AU[0] ; 210   ; 4       ; no     ;
; BD[1] ; 90    ; 4       ; no     ;
; AD[1] ; 92    ; 4       ; no     ;
; BD[0] ; 211   ; 2       ; no     ;
; AD[0] ; 91    ; 2       ; no     ;
+-------+-------+---------+--------+


+------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                ;
+--------------------------------------------------------------------------------------+---------+
; Name                                                                                 ; Fan-Out ;
+--------------------------------------------------------------------------------------+---------+
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|inst14~75                   ; 9       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst3|inst2~32  ; 8       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst6|inst2~41 ; 7       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst7|inst~29  ; 7       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst|inst2~34  ; 7       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst|inst~33    ; 6       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst4|inst2~71  ; 6       ;
; AU[0]                                                                                ; 4       ;
; BU[0]                                                                                ; 4       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst7|inst~29   ; 4       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|inst11~81                   ; 4       ;
; AD[1]                                                                                ; 4       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst|inst5~1   ; 4       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|inst11~73                  ; 4       ;
; BD[1]                                                                                ; 4       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst6|inst2~41  ; 3       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst3|inst5~17  ; 3       ;
; AU[2]                                                                                ; 3       ;
; BU[2]                                                                                ; 3       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst4|inst2~4  ; 3       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|inst14~32                  ; 3       ;
; AD[3]                                                                                ; 2       ;
; AU[1]                                                                                ; 2       ;
; BU[1]                                                                                ; 2       ;
; AD[0]                                                                                ; 2       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst4|inst5~34  ; 2       ;
; Decod_Display:inst1|displayB:inst1|inst7~2                                           ; 2       ;
; BD[0]                                                                                ; 2       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst3|inst5~1  ; 2       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst3|inst2~4  ; 2       ;
; AD[2]                                                                                ; 2       ;
; BU[3]                                                                                ; 2       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst4|inst5~1  ; 2       ;
; BD[3]                                                                                ; 2       ;
; BD[2]                                                                                ; 2       ;
; AU[3]                                                                                ; 2       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst6|inst5~8  ; 1       ;
; Decod_Display:inst1|DIsplayG:inst11|inst~47                                          ; 1       ;
; Decod_Display:inst1|displayA:inst|inst~4                                             ; 1       ;
; Decod_Display:inst2|DisplayE:inst9|inst1~16                                          ; 1       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|inst14~31                  ; 1       ;
; Decod_Display:inst2|DIsplayG:inst11|inst~47                                          ; 1       ;
; Decod_Display:inst2|displayA:inst|inst~4                                             ; 1       ;
; Decod_Display:inst1|DisplayE:inst9|inst1~16                                          ; 1       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst5|inst2~1   ; 1       ;
; Decod_Display:inst1|DisplayF:inst10|inst~46                                          ; 1       ;
; Decod_Display:inst2|displayC:inst2|inst2~0                                           ; 1       ;
; Decod_Display:inst1|displayB:inst1|inst7~3                                           ; 1       ;
; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|inst14~74                   ; 1       ;
; Decod_Display:inst1|displayC:inst2|inst2~0                                           ; 1       ;
+--------------------------------------------------------------------------------------+---------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 136            ;
; 1                        ; 2              ;
; 2                        ; 1              ;
; 3                        ; 0              ;
; 4                        ; 0              ;
; 5                        ; 1              ;
; 6                        ; 1              ;
; 7                        ; 0              ;
; 8                        ; 3              ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 138            ;
; 1                           ; 2              ;
; 2                           ; 1              ;
; 3                           ; 2              ;
; 4                           ; 0              ;
; 5                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 136            ;
; 1                          ; 0              ;
; 2                          ; 1              ;
; 3                          ; 1              ;
; 4                          ; 0              ;
; 5                          ; 0              ;
; 6                          ; 2              ;
; 7                          ; 1              ;
; 8                          ; 1              ;
; 9                          ; 2              ;
+----------------------------+----------------+


+----------------------------------------------------------------------------------------+
; Row Interconnect                                                                       ;
+-------+-------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+-------------------+-----------------------------+------------------------------+
;  A    ;  0 / 96 ( 0 % )   ;  0 / 48 ( 0 % )             ;  0 / 48 ( 0 % )              ;
;  B    ;  10 / 96 ( 10 % ) ;  9 / 48 ( 19 % )            ;  0 / 48 ( 0 % )              ;
;  C    ;  0 / 96 ( 0 % )   ;  0 / 48 ( 0 % )             ;  0 / 48 ( 0 % )              ;
;  D    ;  8 / 96 ( 8 % )   ;  0 / 48 ( 0 % )             ;  13 / 48 ( 27 % )            ;
;  E    ;  0 / 96 ( 0 % )   ;  0 / 48 ( 0 % )             ;  0 / 48 ( 0 % )              ;
;  F    ;  0 / 96 ( 0 % )   ;  0 / 48 ( 0 % )             ;  0 / 48 ( 0 % )              ;
; Total ;  18 / 576 ( 3 % ) ;  9 / 288 ( 3 % )            ;  13 / 288 ( 5 % )            ;
+-------+-------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 24 ( 0 % )    ;
; 2     ;  0 / 24 ( 0 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  0 / 24 ( 0 % )    ;
; 5     ;  0 / 24 ( 0 % )    ;
; 6     ;  0 / 24 ( 0 % )    ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  0 / 24 ( 0 % )    ;
; 9     ;  0 / 24 ( 0 % )    ;
; 10    ;  0 / 24 ( 0 % )    ;
; 11    ;  0 / 24 ( 0 % )    ;
; 12    ;  0 / 24 ( 0 % )    ;
; 13    ;  0 / 24 ( 0 % )    ;
; 14    ;  0 / 24 ( 0 % )    ;
; 15    ;  1 / 24 ( 4 % )    ;
; 16    ;  0 / 24 ( 0 % )    ;
; 17    ;  0 / 24 ( 0 % )    ;
; 18    ;  0 / 24 ( 0 % )    ;
; 19    ;  0 / 24 ( 0 % )    ;
; 20    ;  1 / 24 ( 4 % )    ;
; 21    ;  0 / 24 ( 0 % )    ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  0 / 24 ( 0 % )    ;
; 24    ;  0 / 24 ( 0 % )    ;
; Total ;  2 / 576 ( < 1 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                          ;
+-----------------------------------+--------------------------------------------------------------------+
; Resource                          ; Usage                                                              ;
+-----------------------------------+--------------------------------------------------------------------+
; Total logic elements              ; 39 / 1,152 ( 3 % )                                                 ;
; Registers                         ; 0 / 1,152 ( 0 % )                                                  ;
; Logic elements in carry chains    ; 0                                                                  ;
; User inserted logic elements      ; 0                                                                  ;
; I/O pins                          ; 30 / 189 ( 16 % )                                                  ;
;     -- Clock pins                 ; 2                                                                  ;
;     -- Dedicated input pins       ; 4 / 4 ( 100 % )                                                    ;
; Global signals                    ; 0                                                                  ;
; EABs                              ; 0 / 6 ( 0 % )                                                      ;
; Total memory bits                 ; 0 / 12,288 ( 0 % )                                                 ;
; Total RAM block bits              ; 0 / 12,288 ( 0 % )                                                 ;
; Maximum fan-out node              ; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|inst14~73 ;
; Maximum fan-out                   ; 9                                                                  ;
; Highest non-global fan-out signal ; projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|inst14~73 ;
; Highest non-global fan-out        ; 9                                                                  ;
; Total fan-out                     ; 149                                                                ;
; Average fan-out                   ; 2.16                                                               ;
+-----------------------------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                       ;
+--------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                            ; Library Name ;
+--------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------+--------------+
; |projetoSomadorBCD_2digitosDisplay   ; 39 (0)      ; 0            ; 0           ; 30   ; 39 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay                                                                             ; work         ;
;    |Decod_Display:inst1|             ; 9 (0)       ; 0            ; 0           ; 0    ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst1                                                         ; work         ;
;       |DIsplayG:inst11|              ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst1|DIsplayG:inst11                                         ; work         ;
;       |DisplayE:inst9|               ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst1|DisplayE:inst9                                          ; work         ;
;       |DisplayF:inst10|              ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst1|DisplayF:inst10                                         ; work         ;
;       |displayA:inst|                ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst1|displayA:inst                                           ; work         ;
;       |displayB:inst1|               ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst1|displayB:inst1                                          ; work         ;
;       |displayC:inst2|               ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst1|displayC:inst2                                          ; work         ;
;       |displayD:inst3|               ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst1|displayD:inst3                                          ; work         ;
;    |Decod_Display:inst2|             ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst2                                                         ; work         ;
;       |DIsplayG:inst11|              ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst2|DIsplayG:inst11                                         ; work         ;
;       |DisplayE:inst9|               ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst2|DisplayE:inst9                                          ; work         ;
;       |DisplayF:inst10|              ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst2|DisplayF:inst10                                         ; work         ;
;       |displayA:inst|                ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst2|displayA:inst                                           ; work         ;
;       |displayB:inst1|               ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst2|displayB:inst1                                          ; work         ;
;       |displayC:inst2|               ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst2|displayC:inst2                                          ; work         ;
;       |displayD:inst3|               ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|Decod_Display:inst2|displayD:inst3                                          ; work         ;
;    |projetoSomadorBCD_2digitos:inst| ; 23 (0)      ; 0            ; 0           ; 0    ; 23 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst                                             ; work         ;
;       |SomadorBCD_2digitos:inst1|    ; 12 (3)      ; 0            ; 0           ; 0    ; 12 (3)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1                   ; work         ;
;          |Somador1bit:inst3|         ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst3 ; work         ;
;          |Somador1bit:inst4|         ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst4 ; work         ;
;          |Somador1bit:inst6|         ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst6 ; work         ;
;          |Somador1bit:inst7|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst7 ; work         ;
;          |Somador1bit:inst|          ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst1|Somador1bit:inst  ; work         ;
;       |SomadorBCD_2digitos:inst|     ; 11 (3)      ; 0            ; 0           ; 0    ; 11 (3)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst                    ; work         ;
;          |Somador1bit:inst3|         ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst3  ; work         ;
;          |Somador1bit:inst4|         ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst4  ; work         ;
;          |Somador1bit:inst5|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst5  ; work         ;
;          |Somador1bit:inst6|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst6  ; work         ;
;          |Somador1bit:inst7|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst7  ; work         ;
;          |Somador1bit:inst|          ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |projetoSomadorBCD_2digitosDisplay|projetoSomadorBCD_2digitos:inst|SomadorBCD_2digitos:inst|Somador1bit:inst   ; work         ;
+--------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------+
; Delay Chain Summary                  ;
+-------------+----------+-------------+
; Name        ; Pin Type ; Pad to Core ;
+-------------+----------+-------------+
; AU[3]       ; Input    ; OFF         ;
; BU[3]       ; Input    ; OFF         ;
; BU[2]       ; Input    ; OFF         ;
; AU[2]       ; Input    ; OFF         ;
; BU[1]       ; Input    ; OFF         ;
; AU[1]       ; Input    ; OFF         ;
; BU[0]       ; Input    ; OFF         ;
; AU[0]       ; Input    ; OFF         ;
; AD[3]       ; Input    ; OFF         ;
; BD[3]       ; Input    ; OFF         ;
; BD[2]       ; Input    ; OFF         ;
; AD[2]       ; Input    ; OFF         ;
; BD[1]       ; Input    ; OFF         ;
; AD[1]       ; Input    ; OFF         ;
; BD[0]       ; Input    ; OFF         ;
; AD[0]       ; Input    ; OFF         ;
; DisplayU[6] ; Output   ; OFF         ;
; DisplayU[5] ; Output   ; OFF         ;
; DisplayU[4] ; Output   ; OFF         ;
; DisplayU[3] ; Output   ; OFF         ;
; DisplayU[2] ; Output   ; OFF         ;
; DisplayU[1] ; Output   ; OFF         ;
; DisplayU[0] ; Output   ; OFF         ;
; DsiplayD[6] ; Output   ; OFF         ;
; DsiplayD[5] ; Output   ; OFF         ;
; DsiplayD[4] ; Output   ; OFF         ;
; DsiplayD[3] ; Output   ; OFF         ;
; DsiplayD[2] ; Output   ; OFF         ;
; DsiplayD[1] ; Output   ; OFF         ;
; DsiplayD[0] ; Output   ; OFF         ;
+-------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in S:/quar/projetoSomadorBCD_2digitosDisplay.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.0 Build 215 05/29/2008 SJ Full Version
    Info: Processing started: Thu Oct 15 17:33:43 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off projetoSomadorBCD_2digitosDisplay -c projetoSomadorBCD_2digitosDisplay
Info: Selected device EPF10K20RC240-4 for design "projetoSomadorBCD_2digitosDisplay"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Thu Oct 15 2009 at 17:33:47
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 197 megabytes
    Info: Processing ended: Thu Oct 15 17:33:49 2009
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


