Mudanças entre as edições de "Sistemas Digitais"
De CInWiki
Linha 1: | Linha 1: | ||
− | + | {{CourseBox | |
− | + | | name = Sistemas Digitais | |
+ | | ccProfessor = [http://www.cin.ufpe.br/~mel Manoel Eusébio] | ||
+ | | ccWebsite = https://cin.ufpe.br/~if675 | ||
+ | | ccSemester = 2 | ||
+ | | ccCode = IF675 | ||
+ | | ccClass = I2 | ||
+ | | ccRoom = D003 | ||
+ | | ccDateTime = Qua - 08h às 10h / Sex - 10h às 12h | ||
+ | | ecProfessor = [http://cin.ufpe.br/~agsf/ Abel Guilhermino] | ||
+ | | ecSemester = 2 | ||
+ | | ecCode = IF672 | ||
+ | | ecClass = E2 | ||
+ | | ecRoom = D004 | ||
+ | | ecDateTime = Qua - 08h às 10h / Sex - 10h às 12h | ||
+ | |||
− | + | }} | |
− | + | A disciplina de Sistemas Digitais (IF675) tem como objetivo dar ao aluno conhecimentos de circuitos lógicos digitais combinacionais e sequenciais cobrindo desde dispositivos digitais de pequena complexidade até a implementação de circuitos de média complexidade. | |
− | + | Durante o curso o aluno tem oportunidade de desenvolver todo o fluxo de projeto, desde a sua especificação, através de um esquema ou de uma HDL, até sua implementação, em um circuito integrado reconfigurável (FPGA - Field Programmable Gate Array). A ferramenta adotada é o Quartus no desenvolvimento para a plataforma de prototipação UP1 da Altera. | |
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− |
Edição atual tal como às 15h20min de 10 de novembro de 2017
Erro em Lua: Não é possível criar o processo: proc_open(/dev/null): failed to open stream: Operation not permitted A disciplina de Sistemas Digitais (IF675) tem como objetivo dar ao aluno conhecimentos de circuitos lógicos digitais combinacionais e sequenciais cobrindo desde dispositivos digitais de pequena complexidade até a implementação de circuitos de média complexidade. Durante o curso o aluno tem oportunidade de desenvolver todo o fluxo de projeto, desde a sua especificação, através de um esquema ou de uma HDL, até sua implementação, em um circuito integrado reconfigurável (FPGA - Field Programmable Gate Array). A ferramenta adotada é o Quartus no desenvolvimento para a plataforma de prototipação UP1 da Altera.